핵심 요약
미 항공우주국(NASA)과 마이크로칩, 제트추진연구소(JPL)가 공동 개발한 차세대 방사선 경화형 시스템온칩(SoC, HPSC)이 JPL의 시험에서 기존 우주용 칩 대비 약 500배 성능을 보였다고 공개됐다. 이 칩은 손바닥 크기 패키지에 CPU·가속 유닛·메모리·네트워킹을 통합해 심우주 온보드 연산을 획기적으로 강화하도록 설계됐다. 2026년 2월부터 진행된 방사선·기능·열·충격 시험 결과는 초기 목표치(최소 100배)를 크게 상회하는 것으로 전해진다. 이번 성과는 우주선 자율성 확대와 데이터 처리 방식의 전환을 예고한다.
핵심 사실
- 프로젝트: NASA의 High Performance Spaceflight Computing(HPSC) 프로젝트의 핵심 프로세서로 개발 중이다.
- 시험 성과: JPL의 2026년 2월~현재 시험에서 기존 방사선 경화 칩 대비 약 500배 연산 성능이 관측되었다.
- 구성: SiFive의 64비트 RISC‑V X280 코어 8개 기반의 CPU 아키텍처를 채택했다.
- 초기 목표: 설계 초기 목표는 기존 대비 최소 100배 성능 향상이었으나, 초기 시험에서 5배를 초과 달성했다.
- 운영 범위: 방사선 경화 버전은 정지궤도·심우주·장기 임무 대상, 방사선 내성 버전은 저궤도 상업 위성 대상이다.
- 임무 영향: 심우주 통신 지연(왕복 최대 약 24분)을 고려할 때, 온보드 AI 기반 자율 의사결정 능력이 중요해진다.
- 테스트 항목: JPL은 기능·방사선·열·충격·장기 신뢰성 등을 복합적으로 평가 중이며, 정식 우주비행 인증은 남은 관문이다.
사건 배경
심우주 탐사와 대형 위성군 운용 증가에 따라 우주선의 온보드 연산 능력 수요가 급증하고 있다. 기존 방사선 경화 칩은 높은 내구성을 제공하지만 연산 성능과 전력 효율 면에서 제한이 있었다. 특히 지구와의 통신 지연이 길어지는 심우주 임무에서는 실시간 의사결정을 대신 수행할 고성능 온보드 컴퓨팅이 필수적이다.
NASA는 HPSC 프로젝트를 통해 소형화된 고성능 시스템온칩을 목표로 삼았고, 상업 파트너십을 통해 설계·제조 역량을 결합해왔다. 과거에도 방사선 경화 칩의 도입(예: 1990년대 인텔 펜티엄 계열)이 단계적 성능 향상을 이끌었지만, 이번 사례는 설계상 목표를 크게 넘어서는 초기 시험 성과를 보이며 전례 없는 도약 가능성을 제시한다.
주요 사건
주요 주체는 NASA의 HPSC 프로그램, 마이크로칩 테크놀로지(Microchip Technology), 그리고 JPL이다. 마이크로칩은 PIC64‑HPSC 계열로 명명된 우주급 마이크로프로세서를 개발 중이며, JPL은 2026년 2월부터 실제 임무 시나리오에 근접한 환경에서 전면적인 시험을 수행하고 있다. 시험 항목에는 기능 검증, 방사선 노출 테스트, 열 및 충격 조건, 장기 신뢰성 평가가 포함된다.
JPL의 시험 환경에서는 고해상도 카메라와 다수 센서로부터 초당 유입되는 대량 데이터 스트림을 실시간으로 처리하는 시나리오가 재현됐다. HPSC는 이러한 데이터에서 지형 인식·위험 지역 회피·경로 재계산 등 복잡한 알고리즘을 온보드에서 구동하는 능력을 보였고, 그 결과 기존 경화 칩과의 성능 차이가 큰 것으로 보고됐다.
마이크로칩은 설계상 최소 100배의 처리능력을 목표로 공표했으나, JPL 측 시험에서는 실사용에 근접한 시나리오에서 500배 수준의 성능이 관측되었다고 밝혔다. 동시에 회사는 정지궤도·심우주용 방사선 경화 버전과 저궤도용 방사선 내성 버전을 병행해 상업·군수 시장으로 확산할 계획을 제시했다.
분석 및 의미
첫째, 온보드 연산 능력의 급증은 심우주 임무의 운영 패러다임을 바꾼다. 통신 지연으로 인해 지상 관제 중심의 의사결정이 한계에 봉착하는 상황에서, 고성능 SoC는 자율 착륙·비상 회피·과학 데이터의 현장 처리 등을 가능케 해 임무의 안전성과 효율을 동시에 높일 수 있다.
둘째, 데이터 처리 방식의 전환이 예고된다. 현재는 원시 데이터를 주로 지상에서 후처리하지만, HPSC 계열 칩이 현장 필터링·요약·사전 분석을 수행하면 동일한 통신 대역폭으로 더 많은 고품질 과학 결과를 확보할 수 있다. 이는 탐사선의 과학적 생산성을 실질적으로 끌어올리는 요인이 된다.
셋째, 산업적 파급효과도 크다. 군사·상업 우주·지상 산업(자율주행 항공기·고신뢰 산업제어 등)에서 저전력·고신뢰·고성능 연산 수요가 늘고 있어, 우주급 내구성 아키텍처의 역(逆)스핀오프가 현실화될 가능성이 있다. 궤도상 AI 서비스 제공 등 새로운 비즈니스 모델도 장기적으로 논의될 수 있다.
넷째, 기술 성숙도(TRL)와 우주비행 인증의 관점에서는 여전히 넘어야 할 단계가 남아 있다. JPL의 시험 결과가 유망하더라도, 장기 신뢰성·우주 환경 적응성·양산 공정의 일관성 등이 확보되어야 실제 비행 적용과 대규모 도입이 가능해진다.
비교 및 데이터
| 비교 항목 | 전통적 우주용 칩 | HPSC 설계 목표 | JPL 초기 시험 관측 |
|---|---|---|---|
| 연산 성능(대비) | 1배(기준) | ≈100배 | ≈500배 |
| 코어 아키텍처 | 종전 RAD‑Hardened CPU | RISC‑V 기반 복수 코어 | SiFive RISC‑V X280 ×8 |
| 주요 응용 | 기초 제어·통신 | 온보드 AI·실시간 분석 | 자율 착륙·경로 재계산 실험 |
위 표는 JPL이 보고한 초기 관측치와 설계 목표, 기존 칩의 상대적 차이를 단순 비교한 것이다. 표의 관측치는 시험 중 초기 데이터에 기반한 수치로, 최종 인증 단계에서 변동 가능성이 있다.
반응 및 인용
프로젝트 책임자와 업계 관계자들은 이번 성과가 기술적 전환점이 될 수 있다고 평가했다. 다만 표준화·인증 과정의 난제를 동시에 지적하며 신중한 후속 검증을 요구하는 목소리도 있다.
“우주비행 컴퓨팅 발전을 향한 NASA의 헌신은 기술적 성취와 협력의 결실”
Eugene Schwanbeck, NASA GCD 프로그램 요소 매니저
슈반벡의 말은 HPSC 개발이 단순한 성능 향상을 넘어 공공·민간 협업의 결과라는 점을 강조한다. 한편, 마이크로칩 측은 설계의 상용화 가능성과 시장 확장 계획을 별도로 설명했다.
“PIC64‑HPSC는 전통적 우주용 컴퓨터 대비 약 100배의 연산 용량을 목표로 설계됐다”
Microchip Technology(기업 발표 요약)
마이크로칩의 설명은 설계 목표와 제품 포지셔닝을 명확히 한다. 다만 JPL 시험에서 나타난 500배 수치는 설계 목표를 초과한 초기 관측치임을 회사와 NASA 모두 함께 밝히고 있다.
불확실한 부분
- 장기 신뢰성: 초기 시험은 유망하지만 장기 우주 환경에서의 수년 단위 신뢰성은 아직 검증 중이다.
- 인증 시기: 정식 우주비행(flight) 인증 완료 시점과 상용·군수 적용 일정은 확정되지 않았다.
- 성능 재현성: 실험 환경에서 관측된 500배 성능이 양산품과 다양한 운영 조건에서 일관되게 재현될지는 미지수다.
총평
JPL에서 보고된 HPSC의 초기 시험 성과는 우주비행 컴퓨팅의 관점에서 잠재적 전환점을 시사한다. 온보드 연산 성능의 비약적 향상은 심우주 임무에서 자율성 확대와 과학적 생산성 제고라는 실질적 이익으로 이어질 수 있다. 다만 지금 단계는 중간 평가이며, 정식 인증과 장기 검증을 통해 실사용 단계로의 이행 여부가 결정될 것이다.
향후 몇 달간 진행될 추가 시험과 공개 자료를 통해 성능 수치의 재확인과 인증 절차의 진전 여부를 주의 깊게 관찰할 필요가 있다. 성공적으로 인증이 이뤄질 경우, HPSC 계열 칩은 아르테미스 등 NASA의 차기 임무뿐 아니라 민간·군수·지상 산업에 이르는 광범위한 파급효과를 낳을 가능성이 크다.
출처
- 뉴스스페이스 보도 (언론 보도)
- NASA 공식 웹사이트 (기관 공식)
- Microchip Technology 공식 사이트 (기업 공식)